tín hiệu đầu ra là mã nhị phân tự nhiên song song được đệm qua

chốt ba trạng thái và tương thích với mức TTL.

Sản phẩm áp dụng mạch servo bậc hai với kích thước nhỏ và nhẹ

trọng lượng, và người dùng có thể sử dụng nó rất thuận tiện bằng cách kiểm soát

chân tín hiệu.

Bảng 2 Các điều kiện định mức và điều kiện vận hành khuyến nghị

Tối đa giá trị đánh giá tuyệt đối

Điện áp cung cấp + VS: 12,5 ~ 17,5V

Điện áp cung cấp -VS: -17,5 ~ -12,5V

Điện áp logic VL: 7V

Phạm vi nhiệt độ lưu trữ: -40 ~ + 100 ℃

Điều kiện hoạt động được đề xuất

Điện áp tham chiếu (giá trị hiệu dụng) VRef: giá trị danh định ± 10%

Điện áp tín hiệu (giá trị hiệu dụng) V1 *: giá trị danh định ± 10%

Tần số tham chiếu f *: giá trị danh nghĩa ± 10%

Dải nhiệt độ hoạt động TA: -40 ~ + 85 ℃

Lưu ý: * cho biết nó có thể được tùy chỉnh theo yêu cầu của người dùng.

Bảng 2 Đặc tính điện

Tham số

Điều kiện (-40 ~ + 85 ℃)

(Trừ khi được quy định khác)

12

16

(Dòng MSDC / MRDC37)

Đơn vị

–

3

36

Tối thiểu.

Tối đa

Độ phân giải / RES

Phạm vi 0 ~ 360º

–

V

Chút

Theo dõi tốc độ / St①

–

rps

V

Mức đầu ra cao / VOH

TA u003d 25 ℃

–

2,4

W

Mức đầu ra thấp / VOL

TA u003d 25 ℃

–

0,8

%

Công suất tiêu thụ / PD

–

2

TA u003d 25 ℃

V

1,3

–

2

90

V

Vel tuyến tính / ERl

–

30

TA u003d 25 ℃

Hz

1,0

–

±3

Dải điện áp tham chiếu

115

B: bộ chuyển đổi được kết nối với bus 8 bit, bit D1 ~ D8 được kết nối với bus dữ liệu và phần còn lại trống.

Đặt Cấm từ mức logic 1 thành mức logic 0 (khóa dữ liệu) và đợi 1μs; đặt Enable thành logic 0 để cho phép chốt trong bộ chuyển đổi xuất dữ liệu; đặt

Bysel thành logic 1, đọc trực tiếp dữ liệu 8 bit cao, đặt Bysel thành

logic 0, đọc dữ liệu ở các bit khác với phần đệm 0 tự động trong

các bit trống; đặt thành logic 1 để sẵn sàng đọc dữ liệu hiệu quả tiếp theo (Hình 5).

Ức chế

Hình 4 Trình tự thời gian của truyền bus 16 bit Hình 5 Trình tự thời gian của truyền bus 8 bit

(2) Phương thức bận (đọc không đồng bộ):

Trong chế độ đọc không đồng bộ, được đặt In hãm thành logic 1 hoặc để trống, cho dù vòng lặp nội bộ luôn ở trong

1

D1

trạng thái ổn định hoặc liệu dữ liệu đầu ra có hợp lệ hay không sẽ được xác định

13

thông qua trạng thái của tín hiệu bận rộn Bận. Khi tín hiệu Bận ở mức cao

, nó cho biết dữ liệu đang được chuyển đổi và dữ liệu tại

25

thời gian không ổn định và không hợp lệ; khi tín hiệu Bận ở mức thấp, nó

cho biết quá trình chuyển đổi dữ liệu đã được hoàn thành và dữ liệu tại

2

D2

thời gian ổn định và hợp lệ. Khi mức cao xảy ra trong Bận trong khi đọc,

14

việc đọc tại thời điểm này là không hợp lệ. Trong chế độ đọc không đồng bộ,

Đầu ra bận là dòng xung của mức TTL, độ rộng của nó phụ thuộc vào

26

tốc độ quay, cũng có hai phương pháp sử dụng của bus, tức là 8-bit

và 16-bit, việc đọc dữ liệu trong quá trình xuất dữ liệu hiệu quả cũng

3

D3

được điều khiển bởi Enable, vui lòng tham khảo biểu đồ trình tự thời gian để truyền dữ liệu (Hình 6 và Hình 7).

15

Hình 6 Biểu đồ trình tự thời gian cho truyền bus 16 bit Hình 7 Biểu đồ tuần tự thời gian cho truyền bus 8 bit

Các chân tín hiệu trạng thái: Busy, DIR, R, C.

27

Khi đầu vào của bộ chuyển đổi thay đổi, Busy sẽ xuất ra một nhóm xung

của cấp CMOS, tần số của nó được xác định bởi vòng quay cao nhất

4

D4

tốc độ. Khi Bận ở mức cao, điều đó có nghĩa là servo bậc hai

16

mạch trong bộ chuyển đổi đang hoạt động, dữ liệu ở đầu ra kỹ thuật số là

thay đổi; ngược lại, máy tính có thể đọc trực tiếp dữ liệu.

28

Tín hiệu DIR được sử dụng để chỉ thị quay thuận / quay ngược. Khi đầu ra

5

D5

mã được đếm lên, đầu ra ở mức cao; khi mã đầu ra là

17

NC

đếm ngược, đầu ra ở mức thấp.

29

Đầu ra tín hiệu không R.C: khi dữ liệu đầu ra tăng từ tất cả 1 đến

tất cả 0 hoặc dữ liệu đầu ra giảm từ tất cả 0 đến tất cả 1,

6

D6

đầu ra là xung dương, độ rộng xung là 200μs.

18

5. Đường cong MTBF của Bộ chuyển đổi đồng bộ sang kỹ thuật số hoặc Bộ phân giải thành bộ chuyển đổi kỹ thuật số (sê-ri MSDC / MRDC37) (Hình 7)

Hình 8 Đường cong nhiệt độ MTBF

30

(Lưu ý: theo GJB / Z299B-98, dự kiến tình trạng mặt đất tốt)

7

D7

6. Chỉ định chân của Bộ chuyển đổi đồng bộ sang kỹ thuật số hoặc Bộ phân giải thành bộ chuyển đổi kỹ thuật số (dòng MSDC / MRDC37) (Hình 9, Bảng 3)

19

S4

Hình 9 Ký hiệu chân (nhìn từ trên xuống)

31

Bảng 3 Ký hiệu chân

Ghim

8

D8

Biểu tượng

20

S3

Nghĩa

32

Ghim

Biểu tượng

9

D9

Nghĩa

21

S2

Ghim

33

Biểu tượng

Nghĩa

10

Đầu ra kỹ thuật số 1 (bit cao nhất)

D13

22

S1

Đầu ra kỹ thuật số 13

34

VL

D16

11

Đầu ra kỹ thuật số 16

Đầu ra kỹ thuật số 2

23

D14

Đầu ra kỹ thuật số 14

12

D15

Đầu ra kỹ thuật số 15

24

Đầu ra kỹ thuật số 3

RHi

Đầu vào tín hiệu tham chiếu (đầu thấp)

Bật tín hiệu

Đầu ra kỹ thuật số 5

Ngõ cụt

Bận

Tín hiệu bận

Đầu ra kỹ thuật số 6

Vel

7

Đầu ra điện áp vận tốc

13

Ngăn cản tín hiệu

2

Đầu ra kỹ thuật số 7

8

Đầu vào tín hiệu

14

+ Vs

3

+ Nguồn điện 15V

9

Đầu ra kỹ thuật số 8

15

Đầu vào tín hiệu

4

GND

10

Tiếp đất

16

Đầu ra kỹ thuật số 9

5

Đầu vào tín hiệu

11

-Vs

6

-15V cung cấp điện

12

D10